PCT

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE Bureau international



DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

(51) Classification internationale des brevets 7:

G06F 9/45

A1

(11) Numéro de publication internationale: WO 00/28416

(43) Date de publication internationale: 18 mai 2000 (18.05.00)

(21) Numéro de la demande internationale: PCT/FR99/02696

(22) Date de dépôt international: 4 novembre 1999 (04.11.99)

(30) Données relatives à la priorité:
98/14012 6 novembre 1998 (06.11.98) FR

(71) Déposants (pour tous les Etats désignés sauf US): BULL CP8 [FR/FR]; 68, route de Versailles, F-78430 Louveciennes (FR). INRIA - INSTITUT NATIONAL DE LA RECHERCHE EN INFORMATIQUE ET EN AUTOMA-TIQUE [FR/FR]; Domaine de Voluceau Rocquencourt, F-78153 Le Chesnay (FR).

(72) Inventeurs; et

- (75) Inventeurs/Déposants (US seulement): SCHULTZ, Ulrik, Pagh [FR/FR]; 37, rue Saint Georges, F-35000 Rennes (FR). MULLER, Gilles [FR/FR]; 12, rue de la Pommeraie, F-35690 Acigne (FR). CONSEL, Charles [FR/FR]; 10, boulevard Alphonse Richard, F-35240 Retiers (FR). CLAUSEN, Lars [DK/US]; Apartment 67, 1010 W. Green Street, Urbana, IL 61801 (US). GOIRE, Christian [FR/FR]; 8, allée du Mail, F-78340 Les Clayes-sous-Bois (FR).
- (74) Mandataires: FRECHEDE, Michel etc.; Cabinet Plasseraud, 84, rue d'Amsterdam, F-75440 Paris Cedex 09 (FR).

(81) Etats désignés: BR, CA, CN, JP, US, brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Publiée

Avec rapport de recherche internationale.


- (54) Title: DATA COMPACTION METHOD FOR AN INTERMEDIATE OBJECT CODE PROGRAMME EXECUTABLE IN AN ONBOARD SYSTEM PROVIDED WITH DATA PROCESSING RESOURCES AND CORRESPONDING ONBOARD SYSTEM WITH MULTIPLE APPLICATIONS
- (54) Titre: PROCEDE DE COMPACTAGE D'UN PROGRAMME DE TYPE CODE OBJET INTERMEDIAIRE EXECUTABLE DANS UN SYSTEME EMBARQUE MUNI DE RESSOURCES DE TRAITEMENT DE DONNEES, SYSTEME COMPACTEUR ET SYSTEME EMBARQUE MULTI-APPLICATIONS CORRESPONDANTS

(57) Abstract

The invention concerns a data compaction method and system for an intermediate programme. The method consists in: searching the programme (1000) for identical sequences (S_i) and counting N_i number of occurrences of each sequence (S_i) ; a comparison test (1001) to find the superiority of a function $f(N_i)$ to a reference value enables to generate (1003) a specific instruction of a specific code (C_i) with which the sequence (S_i) is associated; replacing (1004) each occurrence in the sequence (S_i) by the specific code (C_i) in the intermediate programme to create a compacted intermediate programme (FCC) with which an executing file (FEX) is associated. The invention is applicable to multiple application portable objects such as microprocessor cards, onboard systems or the like.

(57) Abrégé

L'invention concerne un procédé et un système de compactage d'un programme intermédiaire. Le programme est soumis à une recheche (1000) de séquences identiques (S_i) et à un comptage du nombre N_i d'occurrences de chaque séquence (S_i). Un test (1001) de comparaison de supériorité d'une fonction $f(N_i)$ à une valeur de référence permet de créer (1003) une instruction spécifique de code spécifique (C_i) auquel est associée la séquence (S_i). Un remplacement de chaque occurrence de la séquence (S_i) par le code spécifique (C_i) est effectué (1004) dans le programme intermédiaire pour engendrer un programme intermédiaire compacté (FCC) auquel est associé un fichier d'exécution (FEX). Application à des objets portatifs multi-applications tels que carte à microprocesseur, systèmes embarqués ou analogue.



1000....SEARCH INTERMEDIATE PROGRAMME FOR IDENTICAL SEQUENCES (5)
AND NUMBER OF OCCURRENCES (NI)
1000....GENERATING SPECIFIC INSTRUCTION ISI = C1 : S1
1000....REPLACING SI BY C1 IN INTERMEDIATE PROGRAMME
FCC...COMPACTED OSIETC CODE PROGRAMME

FEX...EXECUTION FILE 1008...STORING IN MEM-PGM OF FCC AND FEX

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Arménie	FI	Finlande	LT	Lituanie	SK	Slovaquie
AT	Autriche	FR	Prance	LU	Luxembourg	SN	Sénégal
AU	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
ΑZ	Azerbaidjan	GB	Royaume-Uni	MC	Моласо	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Faso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgarie	HU	Hongrie	ML	Mali	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MN	Mongolie	UA	Ukraine
BR	Brésil	IL	[sraë]	MR	Mauritanie	UG	Ouganda
BY	Bélarus	IS	Islande	MW	Malawi	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	MX	Mexique	UZ	Ouzbékistan
CF	République centrafricaine	JP	Japon	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	YU	Yougoslavie
CH	Suisse	KG	Kirghizistan	NO	Norvège	zw	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zélande		2337342
CM	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
CU	Cuba	KZ	Kazakstan	RO	Roumanie		
CZ	République tchèque	LC	Sainte-Lucie	RU	Fédération de Russie		
DE	Allemagne	LI	Liechtenstein	SD	Soudan		
DK	Danemark	LK	Sri Lanka	SE	Suède		
EE	Estonie	LR	Libéria				
				SG	Suede Singapour		

1

PROCEDE DE COMPACTAGE D'UN PROGRAMME DE TYPE CODE OBJET INTERMEDIAIRE EXECUTABLE DANS UN SYSTEME EMBARQUE MUNI DE RESSOURCES DE TRAITEMENT DE DONNEES, SYSTEME COMPACTEUR ET SYSTEME EMBARQUE MULTI-APPLICATIONS CORRESPONDANTS

5

10

15

20

La présente invention est relative à un procédé de compactage d'un programme de type code objet intermédiaire, exécutable dans un système embarqué muni de ressources de traitement de données et au système compacteur correspondant.

Les systèmes embarqués munis de ressources de traitement de données actuels permettent de remplir des fonctions de plus en plus complexes et de plus en plus nombreuses, en raison de l'optimisation croissante l'adéquation entre le matériel, constitutif de ces objets portatifs, et des logiciels, ou plus particulièrement des programmes ou applications implantés dans ces derniers, afin leur conférer une plusieurs ou fonctionnalités spécifiques. La notion de système embarqué recouvre tout système informatique portable, tel qu'objet portatif, carte microprocesseur ou analogue, distinct d'un ordinateur classique.

C'est en particulier le cas des cartes à microprocesseur, encore appelées cartes à puce, telles que 25 représentées en figure la, pour lesquelles on utilise un compilateur pour engendrer des instructions et un interpréteur permettant d'assurer l'exécution de ces instructions par le microprocesseur, ainsi que représenté en figure 1b. De manière classique, ainsi que représenté sur la 30 figure la, une carte à microprocesseur 10 comprend un système d'entrée/sortie 12, relié au microprocesseur 14, une mémoire RAM 16, une mémoire non volatile 13, constituée par

2

une mémoire morte ROM 18b et une mémoire programmable 18a. L'ensemble de ces éléments est relié au microprocesseur 14 par une liaison par BUS. Un module 20 de chiffrement/déchiffrement de données peut, le cas échéant, être prévu.

L'implantation de l'ensemble des éléments logiciels d'applications, tels que porte-monnaie électronique, commerce électronique ou santé, dans la mémoire programmable non volatile, de l'interpréteur en mémoire programmable non volatile ou en mémoire morte et du système d'exploitation, en mémoire morte ROM, est représentée en figure 1c.

10

15

20

Le code objet intermédiaire est engendré par le compilateur à partir d'un programme source, le plus souvent écrit en langage de haut niveau, à partir des caractères ASCII. Le programme source et le code objet intermédiaire correspondant peuvent être exécutés par tous microprocesseurs usuels, car l'interpréteur assure l'adaptation logicielle des instructions standard du code objet intermédiaire en instructions directement exécutables par le microprocesseur.

A titre d'exemple non limitatif, les fabricants de cartes à microprocesseur ont récemment développé interpréteurs implantés dans la mémoire morte ROM. Ce type d'interpréteur lit de façon séquentielle un programme ou code objet intermédiaire, support d'une application par 25 exemple, chargé par exemple dans la mémoire programmable de la carte à microprocesseur. Chaque instruction standard de code objet intermédiaire est interprétée l'interpréteur, puis exécutée par le microprocesseur. règle générale, les instructions standard du code objet 30 intermédiaire permettent de traiter des fonctions évoluées telles que le traitement arithmétique et la manipulation

3

d'objets. La notion d'objet concerne les objets informatiques tels que des listes, tableaux de données ou analogues.

Toutefois, en raison notamment du caractère portatif de ces cartes à microprocesseur, l'encombrement et la taille de ces dernières sont limités. Il en est de même de la taille de la mémoire programmable de ces derniers, laquelle est, par construction, limitée à quelques kilo-octets. Une telle limitation structurelle ne permet pas la mise en œuvre de gros programmes d'application.

5

10

15

20

En outre, la tendance actuelle de la mise en œuvre de systèmes embarqués multi-applications trouve une limitation rédhibitoire à la multiplication du nombre d'applications installées sur un même système embarqué ou carte à microprocesseur, à un nombre excédant rarement trois applications.

La présente invention a pour objet de remédier à l'inconvénient précité par la mise en œuvre d'un procédé de compactage d'un programme de type code objet intermédiaire, utilisable dans un système embarqué de type carte à microprocesseur, afin de libérer de l'espace mémoire dans la mémoire programmable de ce système embarqué et permettre ainsi l'implantation d'au moins une application supplémentaire, après compactage de cette dernière.

Un autre objet de la présente invention est en outre la mise en œuvre d'un système de compactage de programmes de type code objet intermédiaire permettant l'implantation d'un programme de type code objet intermédiaire compacté dans un système embarqué multi-applications muni de ressources de traitement de données permettant l'exécution de programmes de type code objet intermédiaires compactés en l'absence de modification notable de la durée d'exécution, et en

5

10

15

20

25

30

4

transparence totale vis-à-vis du processus inhérent à chaque application non compactée.

Le procédé de compactage, objet de l'invention, d'un programme de type code objet intermédiaire consistant en une suite d'instructions standard, ce système embarqué étant doté d'une mémoire et d'un interpréteur de langage du programme de type code objet intermédiaire en instructions objet directement exécutables par microprocesseur et ce programme étant normalement mémorisé dans la mémoire de ce système embarqué, est remarquable en ce que l'on recherche dans le programme de type code objet intermédiaire des séquences identiques d'instructions standard successives et l'on soumet les séquences identiques d'instructions standard successives à un test de comparaison supériorité d'une fonction d'au moins le d'occurrences de ces séquences dans le programme de type code objet intermédiaire à une valeur de référence. réponse positive au test précité, pour chaque séquence identique d'instructions standard successives satisfaisant à l'étape de test, on engendre une instruction spécifique par définition d'un code opératoire spécifique et association à ce code opératoire spécifique de la séquence d'instructions standard successives ayant satisfait à ce test. On remplace en outre, dans le programme de type code objet intermédiaire mémorisé, chaque occurrence de chaque séquence d'instructions standard successives par le code opératoire spécifique qui lui est associé, pour obtenir un programme de intermédiaire code objet compacté, succession d'instructions standard et de codes opératoires spécifiques. On mémorise dans la mémoire une table de décompactage permettant la mise en correspondance biunivoque entre chaque code opératoire spécifique introduit et la

5

d'instructions standard successives associée à ce dernier. Ce processus permet d'optimiser l'espace mémoire occupé par le programme de type code objet intermédiaire compacté par mémorisation dans la mémoire programmable d'une seule occurrence des séquences identiques d'instructions standard successives.

5

10

15

Le procédé, le système de compactage d'un programme de type code objet intermédiaire et le système embarqué multi-applications correspondant, objets de la présente invention, trouvent application dans le domaine technique des systèmes embarqués, plus particulièrement dans la mise en œuvre et la gestion de cartes à microprocesseur.

Ils seront mieux compris à la lecture de la description et à l'observation des dessins ci-après dans lesquels, outre les figures la à lc relatives à l'art antérieur,

- la figure 2a représente un organigramme général illustratif d'un procédé de compactage d'un programme de type code objet intermédiaire, selon la présente invention ;
- la figure 2b représente un schéma synoptique illustratif de la mise en œuvre des différents opérateurs nécessaires à l'obtention d'un programme de type code objet intermédiaire compacté et de paramètres permettant le décompactage ou l'exécution de ce programme ;
- la figure 2c représente, à titre purement illustratif, l'implantation en mémoire programmable, non volatile, d'une carte à microprocesseur de ce programme de type code objet intermédiaire compacté et des paramètres d'exécution ou décompactage de ce dernier;
- la figure 3a représente, dans un mode de réalisation particulier non limitatif, un schéma illustratif de la structure d'un premier fichier constitutif de ces

6

paramètres d'exécution ou décompactage de ce programme de type code objet intermédiaire compacté ;

- la figure 3b représente, dans un mode de réalisation particulier non limitatif, un schéma illustratif de la structure d'un deuxième fichier constitutif de ces paramètres d'exécution ou décompactage de ce programme de type code objet intermédiaire compacté;

5

15

- la figure 4 représente, à titre illustratif, l'implantation en mémoire programmable non volatile d'un programme de type code objet intermédiaire compacté, selon la présente invention, dans une carte à microprocesseur ou système embarqué multi-applications;
 - la figure 5 représente, à titre illustratif, un processus de mise en œuvre spécifique du procédé de compactage d'un programme de type code objet intermédiaire dans lequel une actualisation des codes spécifiques relatifs à des applications ou programmes de type code objet intermédiaires distincts est réalisé;
- les figures 6a et 6b représentent, sous forme
 20 d'éléments fonctionnels, un système de compactage d'un programme de type code objet intermédiaire conforme à l'objet de la présente invention.

Le procédé de compactage d'un programme de type code objet intermédiaire, conforme à l'objet de la présente invention, sera maintenant décrit en liaison avec la figure 2a. La désignation programme type code objet intermédiaire recouvre tout programme intermédiaire dans la présente demande de brevet.

Ce procédé sera décrit de manière non limitative 30 dans le cas de sa mise en œuvre dans un système embarqué constitué par exemple par une carte à microprocesseur telle que représentée en figure la, ce programme de type code 5

10

15

20

25

30

objet intermédiaire étant obtenu de manière classique, ainsi que représenté en figure 1b, et l'implantation en mémoire programmable d'une pluralité d'applications de l'interpréteur et du système d'exploitation OS en mémoire ROM étant représentée en figure 1c, de manière non limitative.

Le programme de type code objet intermédiaire consiste en une suite d'instructions standard exécutables par le microprocesseur par l'intermédiaire de l'interpréteur.

compactage Le procédé de d'un tel programme consiste, préalablement à l'implantation de ce dernier en mémoire programmable 18a, à effectuer, ainsi que représenté en figure 2a, en une étape 1000, une recherche dans le programme de type code objet intermédiaire des séquences d'instructions standard identiques successives, séquences identiques étant notées Si. Par identiques, on indique une suite d'un nombre n d'octets déterminé susceptible d'apparaître de manière répétitive dans le programme de type code objet intermédiaire précité. Ainsi, le rang i des séquences identiques indique, pour des valeurs de i différentes, des séquences distinctes. outre, l'étape 1000 de recherche précitée consiste déterminer le nombre d'occurrences Ni de chaque séquence identique S_i précitée. A l'issue de l'étape 1000 recherche, on dispose d'une pluralité de séquences identiques Si, chaque séquence Si étant distincte, et d'un nombre N_i représentant le nombre d'occurrences dans programme de type code objet intermédiaire de chacune des séquences Si.

Suite à l'étape 1000 précitée, le procédé de compactage, objet de la présente invention, consiste à

8

soumettre, en une étape 1001, les séquences identiques d'instructions standard successives S_i à un test de comparaison d'une fonction $f(N_i)$ d'au moins le nombre d'occurrences N_i associé à une séquence identique S_i . Sur la figure 2a, le test de comparaison est noté :

 $f(N_i) > Ref.$

5

10

15

20

25

Lorsque la réponse au test 1001 est négative, la fonction d'au moins le nombre d'occurrences N_i n'étant pas supérieure à la valeur de référence, le test 1001 est appliqué à la séquence identique suivante, de rang i+1, par incrémentation de l'indice i à l'étape 1002.

Les étapes 1000, 1001 et 1002 représentées en figure 2a permettent ainsi de rechercher dans le programme de type code objet intermédiaire l'ensemble des séquences ou séries d'octets identiques ou, à tout le moins, un nombre significatif donné de ces séquences identiques, ainsi qu'il sera décrit ultérieurement dans la description.

Sur réponse positive au test 1001 précité, le procédé de compactage, objet de la présente invention, consiste ensuite à engendrer une instruction spécifique, notée IS_i , par définition d'un code opératoire spécifique, noté C_i , et association à ce code opératoire spécifique de la séquence d'instructions standard successives ayant satisfait au test, la séquence d'instructions standard successives S_i . Sur la figure 2a, l'étape de création d'instructions spécifiques est notée :

 $IS_i = C_i:S_i$.

On indique que l'étape de définition d'un code opératoire spécifique et d'association à ce dernier de la séquence d'instructions standard successives S_i peut consister en l'attribution d'une valeur de code et l'association sous

9

forme d'une liste par exemple de cette valeur de code et de la séquence d'instructions S_i précitée.

Suite à l'étape 1003, le procédé de compactage consiste ensuite, à l'étape 1004, à remplacer dans le programme de type code objet intermédiaire mémorisé chaque occurrence de la séquence d'instructions successives standard S_i par le code opératoire spécifique C_i qui lui est associé pour obtenir un programme de type code objet compacté, noté FCC, succession d'instructions standard et de codes opératoires spécifiques C_i.

Le processus de remplacement peut alors être réitéré pour chaque séquence ou série d'instructions standard identiques S_i tant que l'indice i est inférieur à un nombre P de séquences identiques, un test 1005 de comparaison de l'indice i à la valeur P permettant, sur réponse positive à ce test, le retour à l'étape d'incrémentation 1002 de l'indice i précédemment décrit.

10

15

20

25

30

On comprend en particulier que, suite à l'itération du processus de remplacement ainsi formé, on obtient un programme de type code objet compacté, noté FCC, auquel est associé un fichier d'exécution de ce dernier, fichier noté FEX, ce fichier d'exécution consistant au moins en une mise en correspondance biunivoque entre chaque code spécifique Ci et la séquence d'instructions standard successives Si précitée.

Suite à l'obtention des deux fichiers précités, programme de type code objet intermédiaire compacté et fichier d'exécution, sur réponse négative au test 1005 par exemple, il est possible de procéder à une mémorisation, dans la mémoire programmable 18a par exemple, du programme de type code objet intermédiaire compacté obtenu FCC précité, et bien entendu du fichier d'exécution FEX

10

précédemment mentionné. La mémorisation précitée peut de manière non limitative être effectuée dans la mémoire non volatile 18, mémoire programmable 18a ou même mémoire morte 18b.

En ce qui concerne le test de comparaison 1001 précité, on indique bien entendu que la fonction d'au moins le nombre d'occurrences de chaque séquence identique Si peut être définie de façon à obtenir une optimisation du gain de compactage ainsi réalisé. Dans un mode de réalisation non limitatif, on indique que cette fonction peut être établie de façon à réaliser une comparaison de la taille de chaque séquence identique d'instructions standard successives en nombre d'octets à une valeur de seuil, exprimée par exemple en nombre d'instructions standard.

La figure 2b décrit, à titre d'exemple illustratif, un mode opératoire permettant d'engendrer un programme de type code objet intermédiaire compacté conformément à la mise en œuvre du procédé, objet de la présente invention.

Dans un premier temps, le créateur du programme de 20 type code objet intermédiaire réalise un fichier de type texte contenant le programme source. Ce programme établi par ce dernier à partir d'un langage évolué est, de manière générale, écrit en code ASCII de manière à être facilement et à pouvoir contenir des commentaires 25 facilitent, d'une part, la compréhension, et d'autre part, la mise au point de ce dernier. Le programme source ainsi obtenu est introduit dans un compilateur de type classique, compilateur standard, dont le rôle consiste transformer chaque ligne de programme en instructions exécutables 30 ou, à tout le moins, en instructions interprétables pour obtenir un programme de type code objet

11

intermédiaire consistant en une suite d'instructions standard interprétables par l'interpréteur.

Le fichier de type code objet intermédiaire ainsi obtenu suite au processus de compilation est introduit dans un système compacteur permettant la mise en œuvre du procédé de compactage précédemment décrit en liaison avec la figure 1. Ce système compacteur sera décrit ultérieurement dans la description.

Le processus de compactage mis en œuvre, ainsi que décrit précédemment, permet alors l'obtention d'un fichier d'instructions interprétables FCC, c'est-à-dire du fichier constitutif du programme de type code objet intermédiaire compacté, et du fichier d'exécution FEX précédemment mentionné dans la description.

Le mode opératoire du système de compactage sera décrit ci-après dans un exemple spécifique de mise en œuvre.

20

25

30

En premier lieu, le système compacteur analyse toutes les instructions standard I_s et dresse une liste de toutes les séries d'instructions standard existant dans le fichier constitutif de ce dernier.

Si le fichier précité contient 1000 octets par exemple, le système compacteur lance une procédure de recherche de toutes les séries d'au moins deux octets jusqu'à un nombre Q par exemple. La recherche précitée peut être effectuée pour des séries de deux octets, puis de trois octets, et ainsi de suite jusqu'à Q octets. Dans un mode de réalisation préférentiel, le nombre Q avait la valeur 500.

Ainsi, pour chaque séquence d'instructions S_i , formée par une série d'instructions standard I_s , le système compacteur détermine si cette séquence S_i est déjà dans la liste. Dans un tel cas, le système compacteur rajoute une unité au nombre d'occurrences N_i de la séquence S_i précitée.

12

A la fin du processus de recherche précité, le système compacteur a ainsi engendré une liste complexe contenant l'ensemble des séquences d'instructions S_i examinées, à chaque séquence étant associé un nombre d'occurrences N_i dans le programme de type code objet intermédiaire considéré.

Un tableau illustratif est donné ci-après pour un programme de type code objet intermédiaire constitué par la série d'instructions ci-après :

Alors que pour l'exemple illustratif donné dans le tableau, TABLEAU 1 ci-après, la série d'instructions précitée comporte dix instructions, chaque instruction étant représentée par un octet et illustrée par un chiffre de 1 à 7, les séquences d'instructions successives examinées comprennent 2, 3, 4 puis 5 octets.

Les séquences d'instructions successives S_i , dont le nombre d'occurrences dans le programme de type code objet intermédiaire précité est supérieur ou égal à deux, sont données dans le tableau ci-après.

TABLEAU 1

5

15

20

25

4 octets	[7-3-5-7]:2		
3 octets	[7-3-5]:2	[3-5-7]:2	
2 octets	[7-3]:3	[3-5]:2	[5-7]:2

En deuxième lieu, le système compacteur remplace certaines séquences S_i du TABLEAU l par un code d'instructions spécifiques.

Le code d'instructions spécifiques C_i est déterminé chronologiquement à partir du premier code correspondant à

13

une instruction standard. Dans un code intermédiaire objet courant, il existe à ce jour 106 instructions standard et les codes de ces instructions sont compris entre 000 et 105. Le premier code d'instructions spécifiques C_i peut alors être la valeur 106, le second la valeur 107 et ainsi de suite. Chaque fois que les séquences d'instructions identiques S_i sont remplacées par un nouveau code d'instructions spécifiques C_i, une fois qu'une telle opération est terminée, la liste représentée dans le tableau précédent est alors recalculée.

5

10

15

20

25

A titre d'exemple non limitatif et dans le cas du remplacement de la séquence d'instructions de 4 octets représentée au tableau précédent, la séquence 7-3-5-7, et allocation d'un code spécifique correspondant 106, le programme de type code objet intermédiaire compacté devient :

1-106-3-106.

Dans ces conditions, il n'existe plus de séquence d'instructions standard I_s et d'instructions spécifiques IS se retrouvant à l'identique au moins deux fois. Bien entendu, le fichier constitutif du programme de type code objet intermédiaire compressé FCC et le fichier d'exécution ou de décompactage de ce dernier sont mémorisés au niveau du système compacteur précité.

Après l'opération de compactage réalisée par le système compacteur, on dispose du programme de type code objet intermédiaire proprement dit, exécutable par le système cible, et du fichier d'exécution FEX précité. Le premier précité contient des instructions standard I_s et des instructions spécifiques IS, alors que le second comporte au moins un tableau permettant de lier les codes spécifiques C_i avec les séries d'instructions standard S_i remplacées par

5

10

15

20

25

30

14

les codes spécifiques précités. Bien entendu, ces deux fichiers peuvent être regroupés en un seul et même fichier en vue du transfert de ce dernier au système cible destinataire, c'est-à-dire à la carte à microprocesseur destinée à recevoir ce dernier.

En ce qui concerne le fichier d'exécution FEX, on indique que celui-ci comporte au moins un fichier, noté MEM-SEQ, constitué par une succession de plusieurs champs tels qu'un champ de code spécifique C_i, un champ de séquence S_i, tel que mentionné précédemment.

Suite à l'opération précitée, le fichier unique ou, le cas échéant, les deux fichiers précités, sont transmis au système cible et directement traités par un programme de chargement. Ce programme de chargement est principalement chargé d'écrire en mémoire programmable 18a ou en mémoire morte 18b les données reçues en vue d'une bonne exécution par la suite.

A titre d'exemple non limitatif, on indique que le fichier relatif au programme de type code objet intermédiaire compacté FCC est stocké sans traitement à partir d'une adresse déterminée, notée ADR-MEM-PGM, dans la mémoire programmable 18a précitée.

En ce qui concerne le fichier d'exécution FEX, indique que vis-à-vis de ce dernier, le programme chargement analyse les données de ce fichier et créé dynamiquement tableau, un noté TAB-PRO, permettant d'associer les codes d'instructions spécifiques Ci avec les séries d'instructions. En fait, le tableau TAB-PRO permet d'assurer une correspondance biunivoque entre d'instructions spécifiques précités Ci et une adresse d'implantation permettant l'exécution des instructions correspondantes.

15

Une implantation, d'une part, du fichier support du programme de type code objet intermédiaire compacté FCC, du fichier d'exécution FEX et du fichier TAB-PRO précédemment cité, ce dernier fichier ayant été engendré par le programme de chargement dans la mémoire programmable 18a de la carte à microprocesseur, est représentée en figure 2c.

5

10

15

20

Sur cette figure, alors que le tableau des codes d'instructions standard Is est mémorisé au niveau l'interpréteur en un tableau TAB-STD, le fichier d'exécution le fichier TAB-PRO permettant d'assurer correspondance des sauts d'adresse avec les d'instructions spécifiques Ci, ces deux tableaux permettant l'exécution effective au niveau du microprocesseur l'unité cible du programme de type code objet intermédiaire compacté FCC, sont au contraire mémorisés dans la mémoire programmable 18a. On dispose ainsi d'un ensemble exécutable par l'intermédiaire de l'interpréteur dans les conditions qui seront décrites ci-après.

Préalablement à la description de l'exécution d'un programme de type code objet intermédiaire compacté FCC, une description détaillée de la structure des fichiers d'exécution FEX et du fichier TAB-PRO et de la relation fonctionnelle entre ces derniers sera maintenant donnée en liaison avec les figures 3a et 3b.

Sur la figure 3a, on a représenté le fichier d'exécution FEX de manière détaillée, celui-ci comportant ainsi que mentionné précédemment, outre les champs de codes spécifiques C_i et de séquences d'instructions S_i, un champ de fin de macro-instructions, noté FM, indiquant en fait la fin de la séquence précitée. Dans un mode de réalisation non limitatif, chaque code spécifique C_i peut être inscrit au début du champ, sur un octet par exemple, puis chaque

16

séquence correspondante S_i est inscrite dans un second champ de longueur variable. Le code de fin de macro FM est de type standard et correspond à celui utilisé par le langage classique précédemment indiqué dans la description.

Lors de la réception du fichier d'exécution FEX dont la structure de données correspond à celle représentée en figure 3a par exemple, les différents champs C_i , S_i et FM sont traités séparément.

5

30

lieu, le code spécifique C_i de premier l'instruction spécifique IS correspondante est écrit dans le 10 fichier TAB-PRO et la séquence d'instructions Si associée à ce code spécifique constitutive de l'instruction spécifique précitée est écrite dans un fichier ou mémoire référencée MEM-SEQ à partir d'une adresse notée ADR-1. Le code Ci de l'instruction spécifique correspondante est écrit à 15 l'adresse TAB-PRO + 3 x (CODE-106). Dans cette relation, indique que l'adresse TAB-PRO est l'adresse d'ouverture du fichier TAB-PRO, alors que la valeur CODE représente la valeur numérique du code Ci correspondant. Sur la figure 3b, on a représenté le mode opératoire correspondant pour une 20 valeur d'adresse TAB-PRO égale arbitrairement à premier code spécifique alloué ayant la valeur 106 et les autres codes spécifiques alloués successifs ayant des valeurs 107 et suivantes. On indique que sur la figure 3b seuls quatre codes spécifiques 106, 107, 110 et 120 ont été 25 représentés pour une meilleure compréhension, les autres espaces mémoire étant remplis par des valeurs arbitraires.

Dans ces conditions, Adr-i est la première adresse disponible dans la mémoire MEM-SEQ, cette adresse correspondant à l'adresse Adr-l pour la première séquence d'instructions $S_i = S_1$. A partir de cette première adresse, laquelle constitue l'adresse d'ouverture du fichier dans la

mémoire MEM-SEQ, les séquences d'instructions S_i sont ainsi écrites de façon séquentielle dans l'ordre de leur chargement. Le code FM de fin de macro est également écrit à la fin de la série correspondante.

A la suite de l'écriture précitée dans la mémoire MEM-SEQ et après une étape de vérification correcte d'écriture, le programme de chargement écrit dans le tableau TAB-PRO à la suite de chaque code spécifique C_i la valeur de l'adresse d'écriture de la séquence dans la mémoire MEM-SEQ.

10 Le programme de chargement recalcule alors une nouvelle

adresse d'écriture pour la prochaine séquence S_i de rang i incrémenté ou décrémenté en fonction du mode de parcours des séquences d'instructions S_i précitées.

Un processus d'exécution d'un programme de type code 15 objet intermédiaire compacté supporté par un fichier FCC précédemment décrit et contenant des instructions spécifiques sera maintenant décrit en référence à la figure 4.

L'exécution d'un tel programme s'effectue par l'intermédiaire de l'interpréteur à l'aide d'un pointeur d'instruction, noté PI. En fait, le pointeur d'instruction PI lit le code de l'instruction à exécuter, instruction standard Is ou instruction spécifique IS, et présente ce code à l'interpréteur qui déclenche ensuite les actions correspondant à ce dernier.

Au début de l'exécution d'un programme, le pointeur d'instruction PI est chargé avec l'adresse de début de ce programme, c'est-à-dire l'adresse ADR-MEM-PGM.

L'interpréteur analyse la valeur du code lu par le 30 pointeur d'instruction PI. Dans le cadre de cette analyse, ce dernier détermine si cette valeur de code correspond à un code de type standard Cs ou au contraire à un code de type

18

spécifique C_i. Cette opération est réalisée à partir du tableau TAB-STB mémorisé au niveau de l'interpréteur et associant les codes d'instructions standard, et donc les instructions standard Is, avec les adresses d'exécution dans son programme.

Si la valeur du code lu n'est pas dans ce dernier tableau, l'interpréteur provoque un appel en lecture dans le tableau TAB-PRO afin de vérifier l'existence de la valeur du code lu dans ce dernier tableau. Si le code lu n'est pas non plus dans ce dernier tableau, l'interpréteur est incapable d'exécuter l'instruction lue et l'exécution du programme s'arrête en indiquant un message d'erreur, non décrit dans l'organigramme de la figure 4.

10

Sur la figure 4 précitée, on a représenté par 2000 le début de l'opération d'exécution, 2001 l'opération d'initialisation du pointeur d'instruction PI à la première instruction du programme et 2002 une opération de lecture de l'instruction pointée par le pointeur d'instruction PI. Cette opération correspond en fait à la lecture de la valeur de code précitée.

De la même manière, à l'étape 2003 de la figure 4, l'appartenance ou la non-appartenance de la valeur de code lu au tableau des codes standard TAB-STB et l'appartenance de cette valeur de code lu au tableau TAB-PRO permet en fait de constituer le test 2003 précité, l'instruction lue INS 25 étant ainsi discriminée en qualité d'instruction standard Is instruction spécifique IS. La situation d'absence d'appartenance du code lu et de l'instruction l'un et l'autre des correspondante à deux génératrice d'un message d'erreur n'est pas représentée en 30 figure 4, afin de ne pas surcharger le dessin.

19

Si, sur réponse positive au test 2003 précité, code lu correspond à une instruction spécifique, la valeur pointeur d'instruction PI, pour lire l'instruction suivante, est calculée et mémorisée dans la pile. L'interpréteur lit dans le tableau TAB-PRO la valeur de l'adresse de la séquence d'instructions Si associée au code spécifique C_i lu et initialise la valeur du pointeur d'instruction PI avec cette valeur. L'ensemble de ces opérations porte la référence 2004 sur la figure 4 précitée. A la suite de l'étape 2004 précitée, l'interpréteur boucle de nouveau à l'étape lecture du code, ainsi que représenté

en figure 4, par retour à l'étape 2002.

10

15

20

25

30

Si, sur réponse négative au test 2003, le code lu correspond à une instruction de type standard l'interpréteur contrôle dans une étape de test 2005 si la valeur de ce code correspond à une valeur de fin de macro représentant en fait une fin de séquence. Si tel est le cas, la valeur précédemment mémorisée dans la mémoire de pile est extraite et la pile est mise à jour, cette valeur étant chargée dans le pointeur d'instruction PI. L'opération d'extraction de la pile de la valeur précédemment mémorisée constituant une adresse de retour puis de remise à jour de la pile, est représentée en 2006, l'adresse de retour étant notée ADR-RET. Suite à l'étape 2006 précitée, l'interpréteur boucle de nouveau le processus à l'étape de lecture de la valeur de code, c'est-à-dire à l'étape 2002. Si, sur réponse négative au test 2005, la valeur du code lu correspondant à une instruction de type standard ne correspond toutefois pas à une fin de macro ou fin de série, alors, le code est exécuté de façon connue en tant que telle l'interpréteur. Ainsi qu'on l'a toutefois représenté figure 4, une étape de test 2007 est prévue dans ce cas

20

préalablement à l'exécution proprement dite de l'instruction standard précitée. Le test 2007 consiste à vérifier que la valeur du code et l'instruction INS correspondante correspond pas à celle d'une fin de programme. Sur réponse positive au test 2007 précité, l'étape d'exécution 2008 de cette instruction par l'interpréteur est alors réalisée, à cette étape d'exécution étant associée une d'incrémentation du pointeur d'instruction l'instruction suivante. Suite à l'étape 2008 précitée, l'interpréteur reboucle vers l'étape de lecture de la valeur de code pointée par le pointeur d'instruction PI, c'est-àdire l'étape de lecture 2002.

10

15

Sur réponse négative au test 2007, l'instruction correspondant à une instruction de fin de programme, une étape de fin 2009 est réalisée. L'interpréteur dans ce cas arrête son action et donne la main au système d'exploitation OS. Celui-ci attend alors une nouvelle instruction de commande.

Le mode de réalisation et de mise en œuvre du 20 processus d'exécution d'un programme de type code objet intermédiaire compacté, tel que décrit précédemment en liaison avec la figure 4, n'est pas limitatif.

En premier lieu, on indique que la mémoire de pile peut être subdivisée en deux mémoires de pile séparées, une 25 mémoire de pile pour les instructions standard Is, et une mémoire de pile pour les instructions spécifiques IS encore désignées par macro-instructions. Dans un tel mode de réalisation, on connaît le nombre maximal d'imbrications d'instructions spécifiques IS intraprocéduralement. Pour avoir la taille totale occupée par cette pile, il suffit de multiplier par le nombre maximal de procédures imbriquées. La mise en œuvre d'une mémoire de pile séparée pour les

5

10

15

20

25

30

21

instructions spécifiques IS procure, par rapport à l'utilisation d'une seule pile, une réduction de la consommation totale de mémoire.

En outre, afin d'augmenter le nombre d'instructions spécifiques IS utilisables en lieu et place du nombre d'instructions spécifiques limité entre 106 et 255 dans l'exemple précédemment donné dans la description, les codes spécifiques C_i peuvent avantageusement être codés sur deux octets. Dans ces conditions, une valeur de code particulière, telle que la valeur 255, peut alors indiquer le codage sur deux octets.

Enfin, le système cible, lorsque ce dernier est constitué système par un embarqué multi-applications, comprend plusieurs programmes compilés et compactés, c'està-dire plusieurs fichiers FCC précédemment décrits dans la description. Ces programmes doivent fonctionner de manière indépendante. Dans un tel cas, l'interpréteur étant unique, il exécute tous les programmes d'applications chargés par le programme de chargement. Si deux programmes d'applications utilisent des instructions spécifiques, dans le mode de réalisation précédemment décrit dans la description, il est possible que le système compacteur affecte le même code spécifique Ci pour deux séries d'instructions différentes.

Afin de remédier à une telle situation et pour permettre à l'interpréteur de distinguer les deux codes, les champs du fichier d'exécution FEX tels que représentés précédemment en figure 3a peuvent être complétés par un troisième paramètre relatif à un numéro d'identification de l'application considérée. Ce numéro d'identification est alors mémorisé également pour chaque code spécifique affecté dans le tableau TAB-PRO. Ce dernier paramètre constitue en fait la référence du programme chargé en même temps que le

22

fichier contenant le tableau permettant d'associer chaque séquences C_i d'instruction spécifique avec des remplacées derniers pour par ces d'instructions Si de de l'exécution considérée. Lors l'application l'application du programme par l'interpréteur, ce dernier assurer la discrimination des instructions ainsi spécifiques relatives à cette application.

Bien entendu, le processus précédemment décrit permettant la mise en œuvre d'un système embarqué multi-applications présente l'inconvénient d'une consommation accrue de mémoire, du fait de l'attribution d'un champ supplémentaire relatif au numéro d'application considérée.

10

Un processus plus avantageux sera maintenant décrit en liaison avec la figure 5.

Relativement à la figure 5, on considère un système 1.5 embarqué tel qu'une carte à microprocesseur comportant plusieurs applications, notées A_1 à A_k , les valeurs A_1 à A_k constituant en fait des numéros d'identification de chaque application. Dans ce but, lors du compactage, conformément au procédé objet de la présente invention tel que décrit 20 précédemment dans la description, de tout programme ou application source de numéro d'identification donné à A_1 à A_{k-1} par exemple, le système cible, c'est-à-dire carte à microprocesseur, transmet au compacteur le contenu de la mémoire MEM-SEQ avec bien entendu les codes spécifiques $C_{\mathbf{i}}$ 25 correspondants. En fait, le système cible recalcule à partir du fichier ou tableau TAB-PRO et du contenu de la mémoire MEM-SEQ un fichier des coefficients spécifiques antérieurs, noté F-C-ANT, relatif aux applications A_1 à A_{k-1} . Le fichier F-C-ANT assure la mise en correspondance biunivoque de 30 chaque code spécifique C_i et de la séquence Si associée à ce dernier pour l'ensemble des applications A_{1} à A_{k-1} . Dans ces

23

conditions et dans un mode de réalisation non limitatif simplifié, le fichier F-C-ANT peut consister en un fichier de même format que le fichier FEX précité. Dans le processus de compactage préférentiel tel que représenté en figure 5, le fichier F-C-ANT des codes spécifiques antérieurs est alors communiqué au compacteur afin d'assurer un apprentissage de ce dernier.

5

Lors du compactage d'une nouvelle application, numéro d'identification Ak, le compacteur recherche toutes 10 les occurrences des séquences d'instructions S; enregistrées dans le fichier F-C-ANT, c'est-à-dire en fait le tableau TAB-PRO du système cible pour applications antérieures A_1 à A_{k-1} . A chaque occurrence trouvée, le système compacteur remplace la séquence d'instructions correspondante Si par le code spécifique Ci 15 l'instruction spécifique IS correspondante. opération étant effectuée, le système compacteur peut alors analyser l'application de code d'identification A, et bien entendu rechercher d'autres occurrences en vue de créer des instructions spécifiques supplémentaires qui n'ont 20 encore été mémorisées. Une mise à jour du fichier F-C-ANT peut alors être effectuée. Le processus de décompactage décrit en liaison avec la figure 5 peut être mis en œuvre de manière particulièrement avantageuse pour assurer 25 compactage, soit de programmes chargés pour la première fois dans le système embarqué, soit de programmes chargés en supplément à d'autres programmes compactés existants dans le système embarqué.

Dans les deux hypothèses précitées, le procédé de 30 compactage, objet de l'invention, consiste à mémoriser la table d'exécution relative à au moins un programme intermédiaire de type code objet compacté, le premier de ces

PCT/FR99/02696 WO 00/28416

24

programmes dans la première hypothèse et un ou plusieurs programmes compactés existants dans la deuxième hypothèse, puis pour tout programme intermédiaire supplémentaire, à lire la table d'exécution mémorisée et à effectuer le compactage de tout programme supplémentaire, en tenant compte des instructions et codes spécifiques mémorisés dans la table d'exécution, ainsi que décrit précédemment dans la description. Bien entendu, le programme de type code objet intermédiaire compacté ainsi créé ne peut alors être exécuté que sur le système cible qui a fourni précédemment au fichier F-C-ANT système compacteur le pertinent correspondant.

5

10

20

25

30

Dans le cadre de la mise en œuvre du procédé de compactage d'un programme de type code objet intermédiaire, 15 tout système embarqué, tel qu'un objet portatif multiformé par exemple une applications par carte microprocesseur et comportant des ressources de calcul tel qu'un microprocesseur, une mémoire programmable, une mémoire morte et un interpréteur de langage, comprend, en référence la figure 2c précédemment introduite avec description, au moins, outre le tableau TAB-STD des codes standard constitutifs d'un programme de type code objet intermédiaire mémorisé au niveau de l'interpréteur, ensemble de fichiers mémorisés dans la mémoire programmable 18a par exemple.

Ainsi, l'objet portatif correspondant comprend au moins programme de type code objet intermédiaire un compacté, c'est-à-dire le fichier FCC représenté en figure 2c. Ce fichier peut être constitutif d'une application telle que mentionnée précédemment, soit d'une fonction telle qu'une fonction de chiffrement/déchiffrement de données ou analogue. Ce fichier de type code objet intermédiaire

25

compacté consiste bien entendu en une suite de codes d'instructions spécifiques Ci et de codes d'instructions standard correspondant aux codes d'instructions du programme de type code objet intermédiaire précité. Les codes d'instructions spécifiques Ci correspondent à des séquences d'instructions standard successives S_i précédemment mentionnées dans la description.

5

10

15

20

25

En outre, ainsi que représenté sur la figure 2c précitée, une table d'exécution permet la en correspondance biunivoque entre chaque code opératoire spécifique C_i et la séquence d'instructions standard successives Si associée à ce dernier. L'ensemble de ces fichiers permet d'optimiser l'espace mémoire occupé dans la mémoire, notamment la mémoire programmable 18a, de l'objet portatif.

Ainsi que représenté d'ailleurs en figure 2c, la table d'exécution comprend au moins un fichier des séquences successives correspondant aux instructions spécifiques, fichier désigné par la mémoire MEM-SEQ, et un tableau, désigné par TAB-PRO des codes d'instructions spécifiques et des adresses d'implantation de ces instructions spécifiques dans le fichier des séquences successives.

L'exécution du programme de type code objet intermédiaire compacté est alors réalisée, ainsi que représenté en figure 4.

Un système de compactage d'un programme de type code objet intermédiaire permettant la mise en œuvre du procédé de compactage précédemment décrit dans la description sera maintenant donné en liaison avec les figures 6a et 6b.

D'une manière générale, le système de compactage, objet de la présente invention, sera décrit comme une combinaison de modules, ces modules pouvant être mis en

26

œuvre, soit de manière matérielle, soit, préférentiellement, de manière logicielle, les flux de données entre ces modules étant représentés.

Ainsi, sur la figure 6a, on a représenté le système de compactage, objet de la présente invention, lequel est 5 réputé comprendre au moins un module A d'analyse de toutes les instructions directement exécutables, constitutives du programme de type code objet intermédiaire, COD-OBJ-INT. D'une manière générale, le fichier informatique de type code objet intermédiaire support du programme précité est considéré comme une chaîne d'octets, ou chaîne caractères, et le mode opératoire du · système compactage, objet de la présente invention, sera donné dans une optique de traitement de chaîne correspondant.

10

15 A partir de la chaîne d'octets précitée, le module d'analyse A permet, par lecture du programme de type code objet COD-OBJ-INT, de discriminer et établir une liste de toutes les séquences d'instructions standard Si contenues dans le programme précité. Sur la figure 6a, les séquences d'instructions standard S_1 , S_{i-1} , S_i , S_{i+1} , ... S_p , sont ainsi 20 notées sous forme symbolique d'une liste selon la notation symbolique des listes. On comprend ainsi que le module d'analyse Α peut consister en fenêtre glissante une correspondant à un nombre ni d'octets, cette fenêtre 25 glissante permettant d'assurer l'analyse des séquences Si ainsi que précédemment mentionnées en référence avec le tableau 1 de la description. La fenêtre glissante assure en fait une discrimination de chaque séquence Si par défilement relatif de la chaîne d'octets vis-à-vis de la fenêtre précitée. A chaque occurrence de la séquence Si considérée, 30 un bit de comptage BC est délivré par le module d'analyse A.

27

Ainsi que représenté en outre en figure 6a, système de compactage, objet de la présente invention, comprend un module C de comptage du nombre d'occurrences dans le programme de type code objet précité de chacune des séquences d'instructions directement exécutables S_i précédemment mentionnées. Le module de comptage C peut être réalisé par un module logiciel, lequel compte le nombre de bits successifs à la valeur 1 du bit de comptage BC précité. Le module de comptage C permet de mémoriser les nombres d'occurrences N₁ ... N_{i-1}, N_i, N_{i+1} ... N_p de chaque séquence S₁ ... S_{i-1} S_{i+1} ... S_p correspondante et suivante. mémorisation peut être effectuée sous forme d'une liste.

10

15

20

25

30

En outre, ainsi que représenté sur la figure 6a, un module AL d'allocation à au moins une séquence d'instructions directement exécutables S_i d'un spécifique Ci associé à cette séquence S_{i} est prévu pour engendrer une instruction spécifique, notée ISi sur la figure 6a, sur critère de supériorité de la fonction d'au moins le nombre N_i d'occurrences correspondant vis-à-vis d'une valeur de référence ainsi que mentionné précédemment dans la description.

Dans le cas où la fonction d'au moins le nombre N_i est supérieure à la valeur de la fonction de la valeur de référence précitée, le module AL délivre une commande de compactage COM-COMP, lequel peut consister en un bit à la valeur 1 ou 0 correspondante.

Enfin, le système de compactage, objet de la présente invention, comprend un module de compactage proprement dit COMP, lequel reçoit, d'une part, le fichier relatif au programme de type code objet intermédiaire précité COD-OBJ-INT et la commande de comptage COM-COMP. Le module de compactage proprement dit COMP permet en fait

28

d'assurer le remplacement dans le programme de type code objet précité, considéré comme une chaîne d'octets, de chaque occurrence de toute séquence S_i correspondant à une instruction spécifique IS_i par le code spécifique C_i associé à cette séquence d'instructions.

En ce qui concerne le mode opératoire du module de compactage COMP proprement dit, on indique que celui-ci peut comprendre un sous-module de lecture par fenêtre glissante à celui du module d'analyse, permettant localiser la séquence d'instructions standard Si dans chaîne d'octets précitée. En pratique, sur localisation de la séquence d'instructions standard Si précitée, ainsi que représenté de manière illustrative en figure 6a, le module de compactage peut comprendre un sous-module de partition à gauche de partition à droite de la séquence S_i considérée, pour engendrer une chaîne gauche, notée LS, et une chaîne droite, notée RS. Il peut comporter ensuite, à partir du code spécifique C_i constitutif de l'instruction spécifique ISi, un module de concaténation permettant, d'une part, la concaténation du code spécifique C1 correspondant, considéré comme une chaîne d'octets, à la chaîne gauche LS par exemple, puis concaténation de l'ensemble ainsi formé à la chaîne droite RS, ce qui permet d'assurer le remplacement de la séquence S_i par le code spécifique C_i. Le module de compactage proprement dit COMP délivre ainsi un programme de type code objet intermédiaire compacté, noté sur la figure 6a, COD-OBJ-INT-COMP. Bien entendu, le système de compactage représenté en figure 6a permet l'application du processus de compactage précédemment décrit à l'ensemble de toutes les séquences d'instructions directement exécutables S_i considérées.

10

15

20

25

30

29

En ce qui concerne le module d'allocation AL, dans un mode de réalisation non limitatif, on indique que celuici, ainsi que représenté en figure 6b, peut comporter un module de calcul en nombre d'octets de la longueur n_i de la séquence d'instructions S_i , ce module étant désigné par AL_1 sur la figure 6b. Il peut comporter également un module de calcul, noté AL_2 , du produit de cette longueur n_i et du nombre d'occurrences N_i de cette séquence S_i d'instructions standard. Ce produit, noté P_i , est représentatif du gain de compactage pour la séquence d'instructions directement exécutables S_i considérée.

10

15

30

En outre, le module d'allocation AL peut comprendre un module de comparaison, noté AL_3 , de ce produit P_i à une valeur de seuil, notée S, déterminée. La valeur du seuil S peut être déterminée expérimentalement. Elle peut également être établie à partir de cette valeur expérimentale pour correspondre, pour un programme de type code objet intermédiaire de longueur donnée, à un pourcentage donné de cette longueur.

Sur réponse négative au test de comparaison effectué par le module AL₃, le rang i de chaque séquence d'instructions directement exécutables S_i est incrémenté d'une unité et la nouvelle valeur de i est renvoyée au module d'analyse A, d'une part, et au module de comptage C, d'autre part.

Sur réponse positive au test de comparaison réalisé par le module AL_3 , un module AL_4 permet d'établir un code spécifique C_1 correspondant et, enfin, un module AL_5 permet d'assurer en correspondance biunivoque l'écriture du code spécifique C_i et de la séquence S_i considérée d'instructions directement exécutables pour constituer l'instruction spécifique IS_i .

30

En ce qui concerne le module AL_4 , on indique que celui-ci peut être réalisé par un module logiciel de comptage permettant, à partir d'une valeur de départ, par exemple la valeur 106 précédemment mentionnée dans la description, d'allouer une valeur correspondante pour la séquence d'instructions S_i considérée. Chaque instruction spécifique IS_i peut alors être écrite sous forme d'une liste correspondante.

5

10

15

20

Des essais en temps réel de compactage de programmes ou applications contenus dans des cartes à microprocesseur commercialisées par la société BULL CP8 en France ont montré un gain de compactage supérieur à 33%, ce qui permet en fait, lors d'une application du processus de compactage à un nombre égal à trois applications pour un objet portatif mobile, de gagner sensiblement une application supplémentaire pour ce type d'objet.

Un tel gain de compactage a été obtenu dans des conditions sensiblement normales d'utilisation par l'utilisateur, alors que le ralentissement introduit par l'appel de macro-instructions, ce ralentissement étant inhérent à l'appel successif en lecture au niveau du tableau TAB-B-PRO et du fichier MEM-SEQ, n'excède pas sensiblement 10% du temps d'exécution en l'absence de macro-instructions.

31

REVENDICATIONS

1. Procédé de compactage d'un programme intermédiaire consistant en une suite d'instructions standard, utilisé dans un système embarqué, ce système embarqué étant doté d'une mémoire et d'un interpréteur de langage du programme intermédiaire en instructions d'un code directement exécutables par un microprocesseur, procédé suivant lequel :

5

15

- a) on recherche dans le programme intermédiaire des 10 séquences identiques d'instructions standard successives;
 - b) on soumet les séquences identiques d'instructions successives à un test de comparaison de supériorité d'une fonction d'au moins le nombre d'occurrences de ces séquences dans ledit programme intermédiaire à une valeur de référence et, sur réponse positive audit test, pour chaque séquence identique d'instructions standard successives satisfaisant à ladite étape de test,
- c) on engendre une instruction spécifique par définition d'un code opératoire spécifique et association à ce code opératoire spécifique de ladite séquence d'instructions standard successives ayant satisfait audit test;
- d) on remplace dans ledit programme intermédiaire chaque occurrence de chaque séquence d'instructions successives par ledit code opératoire spécifique qui lui est associé pour obtenir un programme intermédiaire compacté, consistant en une succession d'instructions standard et de codes opératoires spécifiques, et
- e) on mémorise dans ladite mémoire une table d'exécution
 30 permettant la mise en correspondance biunivoque entre
 chaque code opératoire spécifique introduit et la
 séquence d'instructions successives associée à ce

5

10

15

dernier, ce qui permet d'optimiser l'espace mémoire occupé par ledit programme intermédiaire compacté par mémorisation dans ladite mémoire d'une seule occurrence desdites séquences identiques d'instructions successives.

- 2. Procédé selon la revendication l, caractérisé en ce que ladite fonction est en outre fonction de la taille de chaque séquence identique d'instructions successives.
- 3. Procédé selon la revendication 1, caractérisé en ce que pour la mise en œuvre d'un compactage d'une pluralité de programmes intermédiaires, ledit procédé consiste en outre :
 - à mémoriser la table d'exécution relative à au moins un programme intermédiaire compacté, et pour tout programme intermédiaire supplémentaire soumis à un processus de compactage ;
 - à lire ladite table d'exécution mémorisée, et
 - à effectuer le compactage de tout programme supplémentaire, compte tenu des instructions et codes spécifiques mémorisés dans cette table d'exécution.
- 4. Procédé d'exécution d'un programme intermédiaire compacté obtenu par la mise en œuvre du procédé de compactage selon la revendication 1, et consistant en une succession d'instructions standard et de codes opératoires spécifiques mémorisés dans la mémoire d'un système embarqué, caractérisé en ce qu'il consiste :
 - à reconnaître dans ladite mémoire l'existence d'une table d'exécution mémorisée comportant au moins une séquence d'instructions successives associée à un code opératoire spécifique en correspondance biunivoque;
- à appeler, par l'intermédiaire de l'interpréteur, une commande de lecture des instructions standard ou codes opératoires spécifiques successifs du programme

33

intermédiaire compacté et, en présence d'un code opératoire spécifique :

appeler par instruction de lecture dans la mémoire ladite séquence d'instructions successives associée audit code opératoire spécifique et, en présence d'une instruction standard,

5

- a appeler par instruction de lecture l'exécution de cette instruction.
- 5. Procédé selon la revendication 4, caractérisé en 10 lorsqu'une séquence d'instructions successives associée à un code opératoire spécifique est appelée, la valeur courante d'un compteur de programme est incrémentée dans une pile associée aux codes opératoires spécifiques, et un pointeur de programme pointe vers la première instruction 15 de ladite séquence d'instructions spécifique, puis, fin exécution d'une instruction de de séquence d'instructions spécifiques, ledit compteur de programme est décrémenté, et partir l'exécution se poursuit à l'instruction ou du code opératoire spécifique suivant.
- 6. Procédé selon la revendication 5, caractérisé en ce que la pile associée aux codes opératoires spécifiques et la pile associée aux instructions standard sont constituées par une pile unique.
- 7. Système embarqué multi-applications 25 des ressources de calcul, une mémoire et un interpréteur de d'un programme intermédiaire en instructions directement exécutables par ces ressources de calcul. caractérisé en ce que ledit système embarqué multiapplications comporte au moins, outre un tableau des codes 30 standard constitutifs dudit programme intermédiaire mémorisé au niveau dudit interpréteur :

- au moins un programme intermédiaire compacté, constitutif d'une application et consistant en une suite de codes d'instructions spécifiques et de codes d'instructions standard, lesdits codes d'instructions spécifiques correspondant à des séquences d'instructions standard successives;
- une table d'exécution permettant la mise en correspondance biunivoque entre code opératoire spécifique et la séquence d'instructions standard successives associée à ce dernier, ledit au moins un programme intermédiaire compacté et ladite table d'exécution étant mémorisés dans ladite mémoire, ce qui permet d'optimiser l'espace mémoire occupé par ledit programme intermédiaire compacté par mémorisation dans ladite mémoire programmable d'une seule occurrence desdites séquences identiques d'instructions successives.

10

15

- 8. Système embarqué selon la revendication 7, caractérisé en ce que ladite table d'exécution comprend au moins :
- un fichier des séquences successives correspondant aux instructions spécifiques ;
 - un tableau des codes d'instructions spécifiques et des adresses d'implantation de ces instructions spécifiques dans la table des séquences successives.
- 9. Système embarqué selon la revendication 8, caractérisé en ce que ledit fichier des séquences successives correspondant aux instructions spécifiques et ledit tableau des codes d'instructions spécifiques sont mémorisés en mémoire programmable dudit système embarqué.
- 30 10. Système de compactage d'un programme intermédiaire, ce programme intermédiaire consistant en une série d'instructions standard exécutables par une unité

PCT/FR99/02696

10

15

20

25

30


cible, caractérisé en ce que ledit système comprend au moins :


- des moyens d'analyse de toutes les instructions standard exécutables permettant par lecture dudit programme intermédiaire de discriminer et établir une liste de toutes les séquences d'instructions standard exécutables contenues dans ce programme intermédiaire ;
- des moyens de comptage du nombre d'occurrences, dans ce programme intermédiaire, de chacune des séquences d'instructions standard exécutables membre de cette liste;
- des moyens d'allocation à au moins une séquence d'instructions standard exécutables d'un code spécifique associé à cette séquence d'instructions standard exécutables pour engendrer une instruction spécifique;
- des moyens de remplacement dans le programme de chaque occurrence de cette séquence d'instructions standard exécutables par le code spécifique associé à cette séquence d'instructions standard exécutables, représentatif de ladite instruction spécifique, ce qui permet d'engendrer un programme compacté, comprenant une succession d'instructions standard exécutables et d'instructions spécifiques.
 - 11. Système selon la revendication 10, caractérisé en ce que lesdits moyens d'allocation à au moins une séquence d'instructions standard exécutables d'un code spécifique associé à cette séquence d'instructions standard exécutables pour engendrer une instruction spécifique comportent au moins :
 - des moyens de calcul de la valeur d'une fonction d'au moins la longueur et du nombre d'occurrences de cette séquence d'instructions standard exécutables, ladite fonction étant représentative du gain de compactage pour cette séquence d'instructions standard exécutables;

WO 00/28416 PCT/FR99/02696

- des moyens de comparaison de la valeur de cette fonction à une valeur de seuil, et, sur réponse positive à ladite comparaison,
- des moyens d'écriture dans un fichier en 5 correspondance biunivoque d'un code spécifique et de cette séquence d'instructions standard exécutables pour constituer ladite instruction spécifique.

PCT/FR99/02696








FIG.1c.







FIG.2a.

WO 00/28416 PCT/FR99/02696





5/9








FIG.3b.









FIG.6a.

9/9

FIG.6b.



INTERNATIONAL SEARCH REPORT

Inte onal Application No PCT/FR 99/02696

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G06F9/45				
ļ				
	o International Patent Classification (IPC) or to both national classific	cation and IPC		
	SEARCHED . cumentation searched (classification system followed by classification)	ion symbols)		
IPC 7	G06F			
Documentat	tion searched other than minimum documentation to the extent that	such documents are included in the fields so	earched .	
Electronic d	ata base consulted during the international search (name of data ba	ase and, where practical, search terms used	1)	
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT	**************************************		
Category '	Citation of document, with indication, where appropriate, of the re	levant passages	Relevant to claim No.	
	WALLED E. U.D.	· · · · · · · · · · · · · · · · · · ·		
Y	VAHID F: "Procedure exlining: a transformation for improved syst	em and	1,2,4,5, 7,10,11	
	behavioral synthesis"			
	PROCEEDINGS OF THE INTERNATIONAL SYMPOSIUM ON SYSTEM SYNTHESIS,			
	13 September 1995 (1995-09-13), pages 508-513 89, XP002098348			
Α	abstract page 508, right-hand column, par	agraph 3 -	8,9	
	paragraph 4			
	page 509, left-hand column, para page 509, right-hand column, par	graph 3 agraph 3		
		-/		
1				
X Funt	Further documents are listed in the continuation of box C. X Patent family members are listed in annex.			
	tegories of cited documents :	"T" later document published after the inte or priority date and not in conflict with		
"A" document defining the general state of the lart which is not considered to be of particular relevance "E" earlier document but published on or after the international		cited to understand the principle or th invention	eory underlying the	
filing date "L" document which may throw doubts on priority claim(s) or		"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone		
which is cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the cannot be considered to involve an in	claimed invention ventive step when the	
"O" document referring to an oral disclosure, use, exhibition or other means document is combined with one or more other such document, such combination being obvious to a person skilled in the art.				
later than the priority date claimed		'&" document member of the same patent family		
	actual completion of the international search	Date of mailing of the international se	arcri report	
1	1 January 2000	19/01/2000		
Name and r	mailing address of the ISA European Patent Office. P.B. 5818 Patentlaan 2	Authorized officer		
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040. Tx. 31 651 epo nl. Fax: (+31-70) 340-3016	Beltrán-Escavy, J		

INTERNATIONAL SEARCH REPORT

PCT/FR 99/02696

		PC1/FR 99/02696
	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category ·	Citation of document, with indication where appropriate, of the relevant passages	Relevant to claim No.
Y	DEBAERE E H: "A language coprocessor for the interpretation of threaded code" MICROPROCESSING & MICROPROGRAMMING, vol. 21, no. 1-5, August 1988 (1988-08), pages 593-602, XP002114520	1,2,4,5, 7,10,11
A	Amsterdam, The Netherlands abstract page 594, left-hand column, paragraph 1 - paragraph 3 page 595, left-hand column, paragraph 3 page 595, right-hand column, paragraph 3 page 596; table 3 page 598, right-hand column, paragraph 4	8,9
A	ACCOMAZZO E ET AL: "INTEGRATING INTERMEDIATE CODE OPTIMIZATION WITH RETARGETABLE CODE GENERATION" MICROPROCESSING AND MICROPROGRAMMING, vol. 30, no. 1 / 05, 1 August 1990 (1990-08-01), pages 475-481, XP000141684 ISSN: 0165-6074 abstract page 475, left-hand column, paragraph 2 page 475, right-hand column, paragraph 3	
A	BIGET P ET AL: "How smart cards can benefit from object-oriented technologies" FUTURE GENERATIONS COMPUTER SYSTEMS, vol. 13, no. 1, 1 July 1997 (1997-07-01), page 75-90 XP004081711 ISSN: 0167-739X page 83, right-hand column, paragraph 2 -page 84, left-hand column, paragraph 2	1
A	FR 2 757 970 A (GEMPLUS CARD INT) 3 July 1998 (1998-07-03) the whole document	
·		

INTERNATIONAL SEARCH REPORT

iformation on patent family members

Inte onal Application No PCT/FR 99/02696

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
FR 2757970 A	03-07-1998	AU 5769598 A WO 9829803 A	31-07-1998 09-07-1998

RAPPORT DE RECHERCHE INTERNATIONALE

		PC	T/FR 99/02696		
A. CLASSE CIB 7	MENT DE L'OBJET DE LA DEMANDE G06F9/45				
	300.37 13				
Selon la cla	ssification internationale des brevets (CIB) ou à la fois selon la classifi	cation nationale at la CIR			
	NES SUR LESQUELS LA RECHERCHE A PORTE	CONTRACTOR OF THE CITY			
Documental CIB 7	tion minimale consultee (système de classification suivi des symboles G06F	de classement)			
CIB /		_			
Documenta	tion consultée autre que la documentation minimale dans la mesure of	ces documents relevent de	s domaines sur lesquels a porte la recherche		
Base de doi	nnées electronique consultée au cours de la recherche internationale (nom de la base de données.	et si realisable, termes de recherche utilisés)		
	•				
C. DOCUM	ENTS CONSIDERES COMME PERTINENTS				
Catégone '	Identification des documents cités, avec, le cas échéant. l'indication	des passages pertinents	no. des revendications visées		
Υ	VAHID F: "Procedure exlining: a transformation for improved system	n and	1,2,4,5, 7,10,11		
	behavioral synthesis" PROCEEDINGS OF THE INTERNATIONAL S	NHTSORM			
	ON SYSTEM SYNTHESIS.				
	13 septembre 1995 (1995-09-13), pa 508-513 89, XP002098348	ages			
Α	308-313 89, XF002098348 abrégé		8,9		
	page 508, colonne de droite, aliné	éa 3 –	,,,		
ĺ	alinéa 4 page 509, colonne de gauche, aliné	in 2			
	page 509, colonne de droite, aline				
		/			
	-/	· 			
	•				
			<u> </u>		
Yoir la suite du cadre C pour la fin de la liste des documents Les documents de familles de brevets sont indiqués en annexe					
			après la date de dépôt international ou la		
consid	ent définissant l'état général de la technique, non éré comme particulièrement pertinent		nenenant pas à l'état de la scité pour comprendre le principe la base de l'invention		
"E" document antérieur, mais publié à la date de dépôt international ou après cette date "X" document particulièrement pertinent; l'inven tion revendiquée ne peut					
"L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citetion de propriet de la comme de la comment particulièrement pertinent; l'invention revendiquée					
"O" document se référant à une divulgation orale, à un usage, à lorsque le document est associé à un ou plusieurs autres					
"P" docume	une exposition ou tous autres moyens documents de même nature, cette combinaison étant évidente "P" document publié avant la date de dépôt international, mais pour une personne du mêtier				
postérieurement à la date de priorité revendiquée "%" document qui fait partie de la même famille de brevets					
	Date d'expédition du présent rapport de recherche internationale				
	1 janvier 2000	19/01/2000			
Nom et adre	sse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2	Fonctionnaire autorisé			
	NL - 2280 MV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nt. Fax: (+31-70) 340-3016	Beltrán-Esc	cavy, J		

RAPPORT DE RECHERCHE INTERNATIONALE

Den : Internationale No
PCT/FR 99/02696

	99/02696
Identification des documents cités, avec.le cas échéant. l'indicationdes passages pertinents	no. des revendications visees
DEBAERE E H: "A language coprocessor for the interpretation of threaded code" MICROPROCESSING & MICROPROGRAMMING, vol. 21, no. 1-5, août 1988 (1988-08), pages 593-602 XP002114520	1,2,4,5,7,10,11
Amsterdam, The Netherlands abrégé page 594, colonne de gauche, alinéa 1 - alinéa 3 page 595, colonne de gauche, alinéa 3 page 595, colonne de droite, alinéa 3 page 596; tableau 3 page 598, colonne de droite, alinéa 4	8,9
ACCOMAZZO E ET AL: "INTEGRATING INTERMEDIATE CODE OPTIMIZATION WITH RETARGETABLE CODE GENERATION" MICROPROCESSING AND MICROPROGRAMMING, vol. 30, no. 1 / 05, 1 août 1990 (1990-08-01), pages 475-481, XP000141684 ISSN: 0165-6074 abrégé page 475, colonne de gauche, alinéa 2 page 475, colonne de droite, alinéa 3	1
BIGET P ET AL: "How smart cards can benefit from object-oriented technologies" FUTURE GENERATIONS COMPUTER SYSTEMS, vol. 13, no. 1, 1 juillet 1997 (1997-07-01), page 75-90 XP004081711 ISSN: 0167-739X page 83, colonne de droite, alinéa 2 -page 84, colonne de gauche, alinéa 2	1
FR 2 757 970 A (GEMPLUS CARD INT) 3 juillet 1998 (1998-07-03) le document en entier	
	DEBAERE E H: "A language coprocessor for the interpretation of threaded code" MICROPROCESSING & MICROPROGRAMMING, vol. 21, no. 1–5, août 1988 (1988–08), pages 593–602, XP002114520 Amsterdam, The Netherlands abrégé page 594, colonne de gauche, alinéa 1 – alinéa 3 page 595, colonne de droite, alinéa 3 page 595, colonne de droite, alinéa 3 page 596; tableau 3 page 598, colonne de droite, alinéa 4 ———————————————————————————————————

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs membres de familles de brevets

Internationale No PCT/FR 99/02696

Document brevet cite	Date de	Membre(s) de la	Date de publication
au rapport de recherche	publication	famille de brevet(s)	
FR 2757970 A	03-07-1998	AU 5769598 A WO 9829803 A	31-07-1998 09-07-1998